您现在的位置:首页 > >

第5章 时序逻辑电路

发布时间:

第5章 时序逻辑电路
5.1 时序逻辑电路的分析 5.2寄存器(Register) 5.3计数器(Counter)

?

?

时序逻辑电路的概念:时序逻辑电路,是指任一时刻电路的输出不仅与该时刻 的输入有关系,而且与电路原来的状态有关(即与电路以前的输入信号有 关)。这也是时序逻辑电路区别于组合逻辑电路的最大特点。 时序逻辑电路主要有两部分组成:组合逻辑电路部分和存储电路部分。
输入信号X 组合逻辑电路 输出信号Z

存储电路输入信号Y

存储电路

存储电路输入信号W

?

其中: X(x1,x2,…xi)为外部输入信号; Z(z1,z2,…zj)为输出信号; W(w1,w2,…wk)为存储电路输入信号,同时是组合逻辑电路的部分输出信 号; Y(y1,y2,…yl)为存储电路的输出信号,同时是组合逻辑电路的部分输入信 号。

? ? ? ? ?

W(tn ) ? G?X(tn ),Y(tn )?

? 驱动方程,也称为时序 逻辑电路的激励方程、 激励函数。 ? Y(tn ?1 ) ? H ?W(tn ),Y(tn )? 状态方程,也称为状态 函数。 ? ? Z(tn ) ? F ?X(tn ),Y(tn )? 输出方程,也称为输出 函数。 ?

?

由以上关系式知: tn+1时刻的输出Z(tn+1)由该时刻电路的输入X(tn+1)和存储电路的状 态Y(tn+1)决定; Y(tn+1)由tn时刻存储电路的输入W(tn)和存储电路的状态Y(tn)决定; 所以,Z(tn+1)取决于X(tn+1)、W(tn)、Y(tn)。这一点充分体现了时序 逻辑电路区别于组合逻辑电路的显著特点。 不是任何一个时序逻辑电路都具有上图所示的完整电路形式:或 没有组合逻辑电路部分,或没有输入变量。但具备了时序逻辑电 路的基本特点,就属于该类电路的范畴。

5.1 时序逻辑电路的分析
?
?

5.1.1 同步时序逻辑电路的分析及举例
1、同步时序电路的分析方法

1).写出各类方程式(组),主要包括以下三种方程。 a.驱动方程;b.状态方程;c.输出方程。 2).列状态转换真值表,画状态转换图。 3).检查电路自启动能力。 4).画出电路时序图。 5).电路逻辑功能的分析确定。 在获得相应方程后,电路逻辑功能已经较为全面的表示出来。 但为突出电路特点,使获得的结果形象直观,往往将它转换 成图表的形式。在描述电路功能方面,效果是一样的,应根 据具体问题进行取舍。

【例5.1】 试分析下图所示时序逻辑电路。
1J > C1 1 CP 1K FF0 1 Q0 1J >C1 1K FF1 Q1 Y

?

解 根据该电路CP时钟脉冲信号的连接方式可知,这是一个 同步时序逻辑电路。首先求出各类方程。
n ? J 0 ? Q1 ? 驱动方程: ? n ? J 1 ? Q0 ?

K0 ?1 K1 ? 1

?Q n ?1 ? J Q n ? K Q n ? Q n Q n 0 0 0 0 1 0 ? 0 状态方程:由JK触发器的特征方程可知, ? n ?1 n n n n ?Q1 ? J 1 Q1 ? K1Q1 ? Q1 Q0 ? n Y ? Q 输出方程: 1

列出状态转换真值表,画出状态转换图。
计数脉 冲CP

电路现态
Q1n
n Q0

电路次态
Q1n ?1
n ?1 Q0

输出 Y 0 0 1 1

1 2 3 4
?

0 0 1 1

0 1 0 1

0 1 0 0

1 1 1 0

电路状态转换图如下。圆圈中的 Q1Q0表示电路的状态,X/Y表示此时电路 的输入/输出状态。由于该电路没有输入信号X,所以斜线左侧数值空缺。
X/Y Q1Q0 11

/1 00

/0 01

/0 10

/1

?

检查电路自启动能力。由电路知,该电路存储电路有两位触发器组成,所以 该电路的工作状态数有22=4 个。该电路在CP脉冲的作用下,状态在 00→01→10→00之间循环,共有三个状态,称其为该电路的有效状态;另外 一个状态11称为无效状态。 对于该电路,如果电路进入11状态,在CP脉冲信号的作用下,可以通过00状 态而重新进入有效状态,所以该电路具备自启动能力。 画出电路时序图。设电路的初始状态为 Q1Q0 ? 00 ,各触发器及电路输出状态 的变化如下。 1 5 3
CP Q0 Q1 Y

?

分析确定电路的逻辑功能。 观察电路的状态转换真值表和状态转换图,电路具有三个有效状态,且在 10→00时,输出一个进位信号1。所以这是一个可以自启动的同步三进制计数 器电路。

5.1.2 异步时序逻辑电路的分析方法及举例
?

【例5.2】 试分析下图所示时序逻辑电路。

1J > C1 1 1K FF0 CP

1

1J > C1

& 1J > C1 1 1K FF2

1

1K FF1

?

解 由图知,触发器FF1的CP时钟脉冲信号并不是取自外加 CP信号,而是将前级FF0的输出信号Q作为它的时钟脉冲信 号。所以,这是一个异步时序逻辑电路。

分析异步时序逻辑电路,在列方程时,要将触发器的时钟方程考虑在内。 注意各触发器的CP端是否有CP时钟信号所需要的跳变沿,只有当跳变沿到 达时,相应的触发器才能翻转,否则触发器将保持原状态不变。
?

求出各类方程。
CP0 ? CP2 ? CP;FF0和FF2由外加CP下降沿触发。 FF1 由Q0下降沿触发。
J1 ? 1 K1 ? 1
n n J 2 ? Q1 Q0

时钟方程: CP1 ? Q0;
n J 0 ? Q2

驱动方程:

K0 ?1

K2 ?1

?Q n ?1 ? J Q n ? K 0 Q n ? Q n Q n 0 0 0 2 0 ? 0 ? n ?1 Q1 ? J 1 Q1n ? K 1Q1n ? Q1n ? 状态方程: ? n ?1 n n n n n Q2 ? J 2 Q2 ? K 2 Q2 ? Q2 Q1 Q0 ? ?

CP下降沿有效 Q0 下降沿有效 CP下降沿有效

列出状态转换真值表。
电路现态
n Q2
n Q1
n Q0
n ?1 Q2

电路次态
Q1n ?1
n ?1 Q0

对应CP状态 CP2 CP1 CP0

0
0

0
0

0
1

0
0

0
1

1
0










0
0 1 1 1 1

1
1 0 0 1 1

0
1 0 1 0 1

0
1 0 0 0 0

1
0 0 1 1 0

1
0 0 0 0 0


↓ ↓ ↓ ↓ ↓


↓ → ↓ ↓ ↓


↓ ↓ ↓ ↓ ↓

电路状态转换图如下
Q 2Q 1Q 0 101 110

111

000

001

010

011

100

?

检查电路自启动能力。 经检查,任一无效状态,在CP脉冲作用下,均可以返回到 有效状态中,所以该电路能够自启动。

画出电路时序图。 ? 设电路的初始状态为 Q2Q1Q0 ? 000 ,电路时序图如下:
1 CP Q0 Q1 Q2 3 5

?

分析确定电路的逻辑功能。 根据电路状态转换真值表,可以确定这是一个具有自启动能 力的异步五进制计数器。

5.2 寄存器(Register)
?

5.2.1 基本寄存器

下图是 D触发器组成的 4位数码寄存器。图中 为置0输入 D3 D0 Q3 Q0 端, ~Q0 为并行数码输入端, ~ 为并行数码输出端。 Q1 Q2
Q3 FF0
1D

CR

C1

^



FF1
1D

R

C1

^



FF2

R

1D C1

^



FF3
1D

R

C1



^

R

CP D0 D1 D2 D3 CR


4位寄存器74LS75

1D 1C 2D 3D 2C 4D

2 1D 13 C1 C1 3 1D 6 2D 4 C2 7 C2 2D

16 1 15 14 10 11 9 8

1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q

1Q 1D 2D 2C Vcc 3D 4D 4Q

1

16

8

9

1Q 2Q 2Q 1C GND 3Q 3Q 4Q

Vcc:5;GND:12

5.2.2 移位寄存器(shift register)
?

1.单向移位寄存器 下图为D触发器组成的4位同步右移移位寄存器。数码由FF0 的DI端串行输入 。
Q0 FF0 DI 1D FF1 1D Q1 FF2 1D Q2 FF3 1D Q3

>C1

>C1

>C1

>C1

CP

?

设串行输入数码DI=1001。 利用各触发器的复位端将FF3~FF0置为0状态。按照由高到 低的顺序输入数码DI。 输入第一个数码1时,D0=DI=1、D1=Q0=0、D2 =Q1=0、 D3=Q2=0,在第1个移位脉冲信号CP上升沿到来时,由0状态 变为1状态,第一位数码1存入;同时D1=Q0=0移入中,依次 类推,各触发器中原存储的数码均依次右移一位。这时,寄 存器的状态为 Q3Q2Q1Q0 =0001。 输入第二个数码0时,在第二个移位脉冲信号CP上升沿到来 时,第二个数码0存入FF0,Q0=0。FF0中原来的数码1移入 FF1中,Q1=1,同理Q2=Q3= 0,移位寄存器中的数码又依次 右移一位。这样,在4个移位脉冲的作用下,输入的四位串 行数码1001全部存入寄存器中。

2.双向移位寄存器
?

4位双向移位寄存器74LS194
CR M0 M1 CP


R SRG4 O 10 I 11 >C4 >1→/2← 2

1 9

CR



1

16

DSR 1, 4D 3 3, 4D D0 D1 D2
4 3, 4D 5 6 3, 4D

15 14 13 12

Q0 Q1 Q2 Q3

DSR D0 D1 D2 D3 DSL
GND 8 9

Vcc Q0 Q1 Q2 Q3 CP M1 M0

D3 7 3, 4D 2, 4D DSL Vcc: 16; GND: 8 逻辑符号

外引线功能图

?

DSR为右移串行数码输入端,DSL为左移串行数码输入端;M1和M0为工作 方式控制端。

CR 为置零端, D3 ~ D0为并行数码输入端,Q3 ~ Q0 为并行数码输出端;

74LS194功能表
输入变量
CR

输出变量 Q1 Q2 Q3

M1 M0 CP DSL DSR D0 D1 D2 D3 Q0

说 明

0
1 1 1 1 1 1

×
× 1 0 0 1 1

×
× 1 1 1 0 0

×
0 ↑ ↑ ↑ ↑ ↑

×
× × × × 1 0

×
× × 1 0 × ×

× × × ×
× × × × d0 d1 d2 d3

0

0

0

0

置0

保持 d0 1 0 d1 Q0 Q0 Q2 Q2 d2 Q1 Q1 Q3 Q3 d3 Q2 Q2 1 0
并行 置数

× × × × × × × ×

右移输 入1 右移输 入0 左移输 入1 左移输 入0

× × × × Q1 × × × × Q1

1

0

0

×

×

×

× × × ×

保持

74LS194 功能分析 CR =0时,寄存器置0。 Q ~Q 均为0状态。 ? (1)置0功能。 3 0 CR =1且CP=0;或CR =1且M1M0=00时,寄存 ? (2)保持功能。 器保持原态不变。 CR =1且M1M0=11时,在CP上升沿作用 ? (3)并行置数功能。 下,D3~D0 端输入的数码d3~d0并行送入寄存器,是同步并 行置数。 CR =1且M1M0=01时,在CP上升沿 ? (4)右移串行送数功能。 作用下,执行右移功能,DSR端输入的数码依次送入寄存器。 ? (5)左移串行送数功能。 =1且M1M0=10时,在CP上升沿 作用下,执行左移功能,D CR SL端输入的数码依次送入寄存器。

实例演练1 用 CT74LS194 构成顺序脉冲发生器
所谓顺序脉冲发生器指在每个循环周期内,产生在 时间*匆欢ㄏ群笏承蚺帕械穆龀逍藕诺牡缏贰T 数字系统中,常用以控制某些设备按照事先规定的 顺序进行运算或操作。 ? 利用并行置数功能将电路初态置为Q3Q2Q1Q0 = D3D2D1D0 = 1000,M1M0=10,来一个 CP 脉冲, 各位左移一次,即 Q0←Q1 ← Q2 ← Q3。左移输 入信号 DSL 由 Q0 提供,因此能实现循环左移,从 Q3 ~ Q0 依次输出顺序脉冲。顺序脉冲宽度为一个 CP 周期。脉冲序列如图
?

实例演练1 用 CT74LS194 构成顺序脉冲发生器
1 2 3 4 5 6 7 8

CP Q3 Q2 Q1 Q0
“0” “0” “0”

由双向移位寄存器74LS194构成的顺序脉冲

5.3 计数器
? 1.按数制分类
? 二进制计数器 ? 十进制计数器 ? 任意进制计数器 ? 2.按计数功能分类 ? 3.按触发器翻转方式分类

5.3.1 同步计数器
? 1.同步二进制加法计数器。
Q0 Q1 Q2 Q3

&
CO

1

1J

1J

& 1J

& 1J

> C1
1K FF0

> C1
1K FF1

> C1
& 1K FF2

> C1
& 1K FF3

CP

?

4位同步二进制加法计数器,由JK触发器组成、下 降沿触发。

4位同步二进制加法计数器分析 ? a.写方程式 驱动方程:
?J 0 ? K 0 ? 1 ? n J ? K ? Q 1 1 0 ? ? n n ? J 2 ? K 2 ? Q1 Q0 ?J ? K ? Q n Q n Q n 3 2 1 0 ? 3

?Q n ?1 ? 0 n ?1 ? ?Q1 n ?1 状态方程:? ?Q2 ? n ?1 ? ?Q3

n n n ? J 0 Q0 ? K 0 Q0 ?Q0 n n ? J 1 Q1n ? K1Q1n ? Q1n Q0 ? Q1n Q0 n n n n n n n n ? J 2 Q2 ? K 2 Q2 ? Q2 Q1 Q0 ? Q2 Q1 Q0 n n n n n n n n n n ? J 2 Q3 ? K 3Q3 ? Q3 Q2 Q1 Q0 ? Q3 Q2 Q1 Q0

n n n n 输出方程: CO ? Q3 Q2 Q1 Q0

?

b.列状态转换真值表
现态
CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
n Q3

次态
n Q0

n Q2

n Q1

n ?1 Q3

n ?1 Q2

Q1n ?1

n ?1 Q0

CO 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

?

根据状态转换表,画出状态转换图。
/CO Q 3Q 2Q 1Q 0 1/ 1111 /0 1110 /0 1101 /0 1100 /0 1011 /0 1010 /0 1001 /0 1000 0000 /0 0001 /0 0010 /0 0011 /0 0100 /0 0101 /0 0110 /0 0111

?

?

c.检查电路自启动能力。 经检查,该电路具备自启动能力。 d.画出电路时序图。 根据状态转换图,做出时序图如下。
1 CP Q0 Q1 Q2 Q3 CO 3 5 7 9 11 13 15

?

e.电路逻辑功能说明。根据以上分析知,该电路在第十六个CP计数脉冲 信号作用下返回初始0000状态,且输出端CO输出一个进位信号。因此该

2.同步二进制减法计数器
?

将上图所示二进制加法计数器的输出由Q端改为 成同步二进制减法计数器。

Q 端,即组
&
BO

1

1J

1J

& 1J

& 1J

>C1
1K

> C1
1K

> C1
& 1K

> C1
& 1K

FF0 CP

FF1

FF2

FF3

?

4位同步二进制减法计数器级间连接关系见下表。
触发器 FF0 FF1 FF2 FF3 触发器翻转条件 每输入一个脉冲翻转一次 Q0=1 Q0=Q1=0 Q0=Q1=Q2=0 J、K端的逻辑关系 J0=K0=1
n J1 ? K1 ? Q0

n n J 2 ? K2 ? Q1 Q0

n n n J 3 ? K3 ? Q2 Q1 Q0

3.集成同步二进制计数器74LS161
CR LD CTT CTP CP
— —

1 CTRDIV16 5CT=0 9 M1 M2 15 CO 3CT=15 10 G3 7 2 G4 C5/2,3,4+ 14 13 [2] 12 [4] [8] 11

D0 D1 D2 D3

3 1, 5D 4 5 6

[1]

Q0 Q1 Q2 Q3

CR CP D0 D1 D2 D3 CTp GND

1

16

Vcc CO Q0 Q1 Q2 Q3
CTT

8

9

LD

LD
?

Vcc: 16; GND: 8

CR

为同步置数控制端, 为异步置0控制端,CTP和CTT为计数 控制端,D3~D0为并行数据输入端,Q3~Q0为并行输出端, CO为进位输出端。

74LS161功能表
输入变量
CR 0
LD

输出变量 D2 D1
× d2 × d1

说明

CTP CTT CP D3
× × × × × ↑ × d3

D0
× d0

Q3
0 d3

Q2 Q1 Q0 CO
0 d2 0 d1 0
0

× 0

异步置0
CO1= CTT Q3 Q2 Q1 Q0

1

d0 CO1
CO2
CO3 0

1
1 1

1
1 1

1
0 ×

1
× 0


× ×

×
× ×

×
× ×

×
× ×

×
× ×

计数
保持 保持

CO2= Q3 Q2 Q1 Q0
CO3= CTT Q3 Q2 Q1 Q0

74LS161的主要功能: ? a.异步置0功能 ? b.同步并行置数功能 ? c.计数功能 ? d.保持功能

4.集成十进制同步计数器74LS160
主要功能为: a.异步置0功能:=0时,不论有无CP等输入信号,计数器被置0。即=0000。 b.同步并行置数功能:=1、=0时,在输入CP信号上升沿到来时,并行输入的数据 d3~d0被置入计数器,即=d3d2d1d0。 c.计数功能:==CTP=CTT=1时,在输入CP信号控制下,电路按8421BCD码顺序进 行十进制加法计数。 d.保持功能:==1、且CTP?CTT=0时,计数器状态保持不变。这时,若CTP=0、 CTT=1,则CO=CTT=,即进位输出信号CO不变;若CTP=1、CTT=0,则 CO=CTT=0,即进位输出为0。
CR 9 LD
7 1 CTRDIV 10
CT = 0

10 CT T

M1 M2 G3 G4 C 5 /2 ,3 ,4 +

15 3CT =9

CO

CR

1 2 3 4 5 6 7 8

16
15 14 13 12 11 10

Vcc CO Q0 Q1 Q2 Q3
CT T

CTP 2 CP

CP D0
14 13 12 11

D D0 3 1 , 5

D1 Q0 Q1 Q2 Q3 D2 D3
CTP
GND

[ 1] [2 ] [4 ] [8 ]

D1 D2

4 5

D3 6

9

LD

Vcc : 16 ; GND : 8

(a) 逻辑符号

(b) 外引线功能图

5.3.2 异步计数器
?
? ?

1.异步二进制计数器
满足二进制加法计数规则的计数器,称为二进制加法计数器。 下图电路用三个JK触发器构成的T′触发器构成了三位二进制异步加法计 数器。
& FF0 CP 1 1J C1 1K Q0 Q0 FF1 1J C1 1K FF2 Q1 1J C1 1K C Q2 Q2

Q1

三位二进制异步加法计数器

3位异步二进制加法计数器状态转换表

3位异步二进制加法计数器时序图如下

CP Q0 Q1 Q2 C

2.集成异步计数器
?

集成异步二—五—十进制计数器74LS290的电路结构框图(未画出置0和置9输 入端)和逻辑功能示意图,图中R0A和R0B为置0输入端,S9A和S9B为置9输入端。 下面表为该电路的逻辑符号与外引线功能图。
Q0 Q1 Q2 Q3

Q0 CP0 CP1

Q1

Q2

Q3

CP0

> M=2

>

M=5

> >
R0A

74LS290
R0B S9A S9B

CP1

CTR
R0A 12 R0B 13 S9A S9B
1 3

&

CT=0

S9A NC S9B
9

1

14

Vcc R0B R0A
CP1 CP0

Z3 > + DIV2
3CT=1

CP0 10

Q0 Q1 Q2

Q2 Q1 NC GND
7 8

CP1

11

> + DIV5
CT 3CT=4

0

5 4

Q0 Q3

2 8 Q3

Vcc: 14; GND: 7

?

74LS290功能表如下 输入变量
R0A· R0
B

输出变量
CP × × ↓ Q3 0 1 Q2 0 0 计数 Q1 0 0 Q0 0 1

说明

S9A· S9B

1 0 0
?

0 1 0

置0 置9

74LS290主要功能如下: (1)异步置0功能。R0=R0A· R0B=1、S9=S9A· S9B=0时,计数器置0,即Q3Q2Q1Q0 =0000。
(2)异步置9功能。R0=R0A· R0B=0、S9=S9A· S9B=1时,计数器置9,即Q3Q2Q1Q0 =1001。

(3)计数功能。R0A· R0B=0、S9A· S9B=0时,计数器处于计数工作状态,分为下面四种情况。 ① 计数脉冲由CP0端输入、Q0输出,构成一位二进制计数器。
② 计数脉冲由CP1端输入、 Q3Q2 Q1 输出,构成异步五进制计数器。
Q3Q2Q1Q0 输出,构成8421BCD码异步十进制 ③ 将Q0与CP1相连,计数脉冲由CP0端输入, 计数器。 ④ 将Q3与CP0相连,计数脉冲由CP1端输入,从高位到低位输出为 Q0Q3Q2Q1,构成 5421BCD码异步十进制加法计数器。



热文推荐
猜你喜欢
友情链接: